CMOS版圖設計概要基本步驟和解析

1、隔離環

CMOS是微功耗電路，對功耗的要求特別嚴格。造成功耗大的主要因素是靜態泄漏電流。因此，在工藝和版圖設計時，特別要注意采取適當措施，使漏電盡可能減到最小。CMOS版圖設計概要。圖5-15所示為產生漏電的主要途徑。其中分別表示負載管和輸入管溝道以外的氧化層下面的漏電；和分別表示P⁺源（或P⁺漏）與P^-阱，N⁺源（或N⁺漏）與N^-襯底之間寄生MOS管漏電。

要消除寄生漏電，必須在版圖設計時采用隔離環，以中斷寄生溝道。圖5-16所示是用與襯底同類型的擴散環包圍有源器件。在P^-阱區擴散P⁺隔離環，以截斷寄生的N型溝道，在N^-襯底上擴散N⁺隔離環，以截斷P型寄生溝道。

從圖中可以看到，在兩個N⁺和P⁺隔離環之間的區域是不會發生寄生的泄漏溝道的。所以這些區域是互連線的安全區。CMOS版圖設計概要。因為要在高濃度擴散環上引起寄生的反型層，需要很高的電壓，而實際電路的電源電壓要比場致開啟電壓低得多，從而消除了寄生漏電的途徑。

2、繪圖尺寸規定

（1）圖形標記

CMOS通常有六塊掩膜圖形：即①P阱擴散區圖形；②P溝道MOS管原漏及P⁺隔離環擴散區圖形；③N溝道MOS管源漏及N+隔離環擴散區圖形；④柵和引線圖形；⑤接觸孔（引線孔）圖形；⑥金屬電極圖形。

根據原四機部關于CMOS電路聯合設計會議規定，目前CMOS電路的總圖所采用的符號如圖5-17所示。

（2）版圖最小尺寸

版圖設計中的最小尺寸與工藝水平有關。下列版圖尺寸，并不代表當前工藝水平，只供讀者參考。

小規模電路（單位：μm）

（a）溝道長10；（b）柵覆蓋（每邊）5；（c）擴散區條寬12.5；（d）擴散區間距12.5；（e）P阱與N隔離環間距20；（f）引線孔距擴散區邊緣7.5；（g）鋁覆蓋引線孔5，引線孔10×12.5；（h）預刻引線孔每邊比孔大2.5；（i）鋁條寬12.5；（j）鋁條間距12.5，鍵合點120×120，鍵合點間距120；（k）鍵合點至管芯邊間距100；（l）鈍化版比鋁鍵合點每邊小7.5，芯片分割線至管芯間距300。

小規模電路一般可用500倍比例繪制原圖。CMOS版圖設計概要。中規模電路可用800倍比例或400倍比例繪制原圖。中規模電路的最小尺寸比小規模電路略有縮小，如：為道長8~10；擴散區寬8~10；引線孔距擴散區邊緣5，鋁覆蓋引線孔2.5～3，引線孔8×12。

上列各種基本尺寸及繪圖符號在圖5-18中標明。

3、高件圖形舉例

根據計算得到的器件尺寸及圖形標記和繪圖尺寸規定，就可以繪制各器件的配置圖。

（1）二輸入端“或非”門配置圖

圖5-19為二輸入端“或非”門配置圖的實例。這樣的配置圖，器件排列比較規則，布線比較整齊，充分利用了晶片面積。

（2）CMOS傳輸門配置圖

圖5-20為CMOS傳輸門的配置圖。圖中把CMOS傳輸門的N管和CMOS倒相器的N管放在一個P^-阱內，可以節省晶片面積。

4、柵保護器件 

CMOS電路與單溝道電路一樣，在輸入端也必須加保護電路，因此在圖形設計時必須加以考慮。CMOS電路常用的保護電路一般有兩種形式。

（1）單二極管保護電路

這種保護電路的二極管聯接方法有兩種形式，一是把二極管接在輸入端與地之間，如圖5-21所示；另一種是把二極管接在輸入端與電源之間，如圖5-22所示。

（2）電阻二極管保護電路

圖5-23為電阻二極管保護電路的形式，在圖中，D1為N⁺型擴散在P阱上形成的二極管，擊穿電壓為P⁺型擴散在襯底上形成的二極管，擊穿電壓為保護電阻，是P型擴散在N型村底上形成的擴散電阻，這個電阻本身也形成二極管D2，所以不必單獨制作，R的數值在500~1000Ω之間。

CMOS電路總圖繪制的步驟及其它一些原則，與單溝道MOS電路類同，這里不再細述。

聯系方式：鄒先生

聯系電話：0755-83888366-8022

手機：18123972950

QQ：2880195519

聯系地址：深圳市福田區車公廟天安數碼城天吉大廈CD座5C1

請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號

請“關注”官方微信公眾號:提供  MOS管  技術幫助