MOS器件的閾值電壓定義及分析

MOS器件的閾值電壓

1、閾值電壓V_T

所謂MOS器件的閥值電壓，是指器件的漏源剛好導通時的柵電壓。這實際上要滿足Si表面達到強反型條件，即表面勢。MOS閾值電壓。那么究竟要加多大的柵電壓才能滿足強反型條件呢？如果源極接地，這里的柵電壓就是指柵源電壓VGS。

由前面的分析知道，一個實際的MOS器件要達到強反型，首先要建立平帶條件。必須在柵極上加一個電壓，以抵消由于功函數差及有效表面電荷對能帶的影響，使能帶變平。這個平帶電壓，由（1-18）與（1-20）兩式之和給出，即：

在平帶的基礎上，還必須再在柵上施加一個電壓，以達到強反型條件，這個電壓（1-1）式給出：

這里，

所以，

稱為本征閥電壓，即理想MOS器件的閾值電壓。為空間電荷區中單位面積的電荷量。MOS閾值電壓。對于N型材料，為正值，對于P型材料，為負值。

將（1-21）和（1-22）兩式相加，即得到MOS器件的閾值電壓的表達式：

（1-23）式是通過分析N溝道MOS系統得來的，但它是一個普遍公式，也適合于P道MOS器件。對于不同的材料，閥值電壓式中各個因素取值的正負是不同的，可歸納于表1-2中。

由表可見，對于N型襯底的P溝道MOS器件（1-23）式中四項符號一致（一般小于零），可以理解為四項取絕對值相加，并在和數之前加負號。因此N型襯底總是做出增強型器件，其閥值電壓VT是負的。而對于N溝道MOS器件，由于P型襯底的，所以有可能出現下面的情況，即：

在這一情況下，閥值電壓為負值，說明溝道已經形成，成為耗盡型器件。在生產N溝道增強型MOS晶體管時，往往容易出現表面耗盡，所以必須采取有效措施，例如襯底的電阻率一定要取得很低（一般至少在以下），在工藝中盡量降低氧化層中的有效正電荷密度，使上述不等式的不等號換向，即：

這樣才能得到VT為正值的N溝道增強型器件。

對于增強型器件，閾值電壓總是隨氧化層厚度增加而增加，對耗盡型器件，實際碰到的情況，也是如此。

下面舉例說明有關閥值電壓中各項的典型數據。MOS閾值電壓。常見P溝道MOS器件的閾值電壓為-4V，N型襯底的摻雜濃度約為氧化層厚度根據上面數據，先查圖1-10得再查圖1-18得，然后算得

從該例子可看到一般P溝道MOS晶體管的閱值電壓主要由三項決定。可見襯底電阻率的選擇及工藝上對的控制是決定閥值電壓的重要因素。

2、短溝道效應對VT的影響

上面我們在導出VT的公式時，所考慮MOS晶體管的溝道是），漏、源擴散區耗盡層對VT的影響就不能再被忽略了。一般說來，短溝道MOS晶體管的VT要比與溝道MOS晶體管的VT小。在短溝道的情況，VT不僅與襯底濃度N及有關，而且還與溝道長度L和漏、源擴散區的結深有關，圖1-15表示MOS晶體管VT與溝道長度L的實驗關系曲線。可見，溝道愈短，VT減小的速率愈快。造成這種影響的原因在于溝道耗盡層中電離雜質電荷密度對VT的貢獻減小了。MOS閾值電壓。在長溝道的情況下，可以認為在溝道L下面的全部都對VT有貢獻，而在短溝道的情況下，由于溝道兩端的源、漏擴散區對溝道內靜電勢分布的影響增強，源漏擴散區中耗盡層電離雜質電荷的電力線，將有一部分終止在溝道下面的耗盡區，如圖1-16所示。這樣，就削弱了對VT的貢獻。也可以認為溝道下面耗盡區電離雜質減少了，故使VT減小。

理論計算，短溝道MOS晶體管的閥值電壓Vr為：

其中為源漏擴散區的擴散深度，L為溝道長度，為耗盡區的寬度。從（1-25）式可見，要減弱短溝道MOS品體管溝道長度對VT的影響，必須減小漏、源擴散區的結深

，或增大襯底雜質濃度N。

3、背面柵數應對VT的影響

MOS晶體管作為單管使用時，它的源和襯底連接在一起，共同接地。但當MOS晶體管構成電路時，有些管子的源和村底不直接相連，例如在

襯底和源極之間加上一定的偏置電壓Vas。如圖1-17所示。

當源極與襯底之間加偏壓后，使源擴散區和襯底之間的PN結處于反向偏置。這樣，溝道要受到襯底偏置電壓的調制。這種效應通常稱為“背面柵”效應，或“襯底偏置效應”。

從圖1-17中看到，反向偏置電壓是通過源極加在溝道和襯底之間的，因為溝道是很薄的，可看作為單邊突變PN結的N⁺區，反向偏置的結果會使溝道和襯底間的耗盡層向襯底內部展寬，耗盡層中的電荷增多。由于要保持MOS系統的電中型條件，必定會減少溝道中的電子電荷，使溝道變得更薄。MOS閾值電壓。如果要維持原來的溝道寬度，就必須在柵極上積累更多的正電荷，以平衡耗盡層中增加的負電荷。這就意味著要增加閥值電壓

溝道變薄，甚至消失。這就說明，偏置電壓的絕對值越大，閥值電壓的增加量也越大。圖1-18表示溝道隨變化的情況。其中（a）為溝道未受到調制；（b）為

的大小，可以從閥值電壓的表示式求得。由于源極和襯底加了反向偏置電壓以后，能帶的彎曲程度愈甚，空間電荷區中的電荷密度增加，其數量由下式給出：

于是閥值電壓的表達式可改為：

將（1-27）式減去（1-23）式，得到：

如果是P溝道MOS管，當襯底與源極之間存在偏壓時，如圖1-17（b）的情況，閥值電壓的增量為：

根據以上分析知道：

對于N溝道MOS晶體管，因為所以得到對于P溝從（1-28）、（1-29）兩式表明，與襯底濃度和偏置電壓的大小有密切關系。如圖1-19所示。道MOS晶體管，因為所以得到

在工程計算中，為了方便起見，閥值電壓的增量往往采用近似表達式：

式中的為襯底偏置效應常數，它隨襯底摻雜濃度而變化，其典型值為：對于N溝道MOS晶體管，對于P溝道MOS晶體管，最后，還得對VT著重說明一點，上面所說的MOS器件的閾值電壓閥值電壓VT，正好是形成溝道時的柵電壓，與管子的幾何尺寸無關。MOS閾值電壓。但在生產實際中，VT往往定為漏源電流為時所施加的柵電壓，這和上面講到的不完全一樣。因為時定出的閥值電壓往往還在一定程度上依賴幾何尺寸，所以生產中測出來的閥電壓，要比上面所講的閥電壓大些。